a15架构的显示流水线

a15架构的显示流水线

Cortex-A9：指令集ARMv7-A，8级整数流水线，超标量双启动，乱序执行，2.5DMIPS/MHz，可选Neon/VFPv3，支持多核、双核手机和平板，目前市面上都有此核心架构。 Cortex-A5Cortex-A小核主要包括A7、A53和新推出的A35，其典型特点是顺序执行架构、低流水线、低频设计。大核有A15、A17、A57和A72。 有几种类型的处理器都是乱序执行的。

A15和A9也有乱序执行，但是Cortex-A15拥有（两倍）的指令发射端口和执行资源，指令解码能力也高出50%，动态分支预测能力更强（使用多级分支表缓存），指令获取带宽更强（128bitvsCortex-A12和Cortex-A9双-）发出乱序执行，但与A9相比，A12的乱序执行不限于整数管道， 但是浮点流水线和内存操作都是乱序执行的，另外，A12实现了VFPv4

A15继续集成六核CPU，包括两个高性能大核、四个低功耗小核和4-5个GPU核心，以及新的显示管线、视频编码器、视频解码器、ISP、翻译倍系统缓存和更强的神经网络。 CPUARM1136J-是第一个执行ARMv6架构指令的处理器。它将8级流水线与独立的加载存储和算术流水线集成在一起。 ARMv6指令包括用于媒体处理的单指令多数据(SIMD)扩展，这些扩展专门设计用于改进

Cortex-A12和Cortex-A9一样，都有双发乱序执行，但与A9相比，A12的乱序执行不仅限于整数流水线，浮点流水线和内存操作都有乱序执行。 另外，A12实现了VFPv4浮点单元，并将Neon集成到ARM最强大的移动处理器架构中。与A9架构相比，A15在很多方面都有创新，其整数流水线从9级增加到15级。同时，分支预测的提升也很显着，A15的前端提升了50%更宽，取指令带宽加倍，并且有

＞▂＜ 1、A15架构简介A15继续集成六核CPU，包括2个高性能大核、4个低功耗小核、4-5个GPU核心，以及新的显示管线、视频编码器和视频解码器。 、ISP，以及加倍的系统缓存和更多的管道：管道其实是和底层架构相关的一个术语。比如中间有一个CPU，外面有一个转盘绕着它旋转。他们进行多任务分时处理，那么在处理的过程中，CPU会得到指令，处理一些